東芝デバイス&ストレージ、SiC MOSFETで低損失化と短絡耐量向上を両立する技術を開発 1枚目の写真・画像

プレミアム ビジネス
Bottom p-wellを形成したトレンチゲート型SiC MOSFETの構造概略および今回の改良ポイント
《写真提供 東芝》 Bottom p-wellを形成したトレンチゲート型SiC MOSFETの構造概略および今回の改良ポイント
Response.TV
  • 動画
  • 動画
  • 動画
  • 動画

特集